廣東自動化DDR測試

DDR測試

要注意的是，由于DDR的總線上存在內(nèi)存控制器和內(nèi)存顆粒兩種主要芯片，所以DDR的信號質(zhì)量測試?yán)碚撋弦矐?yīng)該同時涉及這兩類芯片的測試。但是由于JEDEC只規(guī)定了對于內(nèi)存顆粒這一側(cè)的信號質(zhì)量的要求，因此DDR的自動測試軟件也只對這一側(cè)的信號質(zhì)量進(jìn)行測試。對于內(nèi)存控制器一側(cè)的信號質(zhì)量來說，不同控制器芯片廠商有不同的要求，目前沒有統(tǒng)一的規(guī)范，因此其信號質(zhì)量的測試還只能使用手動的方法。這時用戶可以在內(nèi)存控制器一側(cè)選擇測試點，并借助合適的信號讀/寫分離手段來進(jìn)行手動測試。 解決DDR內(nèi)存系統(tǒng)測試難題？廣東自動化DDR測試

4.時延匹配在做到時延的匹配時，往往會在布線時采用trombone方式走線，另外，在布線時難免會有切換板層的時候，此時就會添加一些過孔。不幸的是，但所有這些彎曲的走線和帶過孔的走線，將它們拉直變?yōu)榈乳L度理想走線時，此時它們的時延是不等的，

顯然，上面講到的trombone方式在時延方面同直走線的不對等是很好理解的，而帶過孔的走線就更加明顯了。在中心線長度對等的情況下，trombone走線的時延比直走線的實際延時是要來的小的，而對于帶有過孔的走線，時延是要來的大的。這種時延的產(chǎn)生，這里有兩種方法去解決它。一種方法是，只需要在EDA工具里進(jìn)行精確的時延匹配計算，然后控制走線的長度就可以了。而另一種方法是在可接受的范圍內(nèi)，減少不匹配度。對于trombone線，時延的不對等可以通過增大L3的長度而降低，因為并行線間會存在耦合，其詳細(xì)的結(jié)果，可以通過SigXP仿真清楚的看出，L3長度的不同，其結(jié)果會有不同的時延，盡可能的加長S的長度，則可以更好的降低時延的不對等。對于微帶線來說，L3大于7倍的走線到地的距離是必須的。 廣東自動化DDR測試DDR工作原理與時序問題；

DDR測試DDR/LPDDR簡介目前在計算機主板和各種嵌入式的應(yīng)用中，存儲器是必不可少的。常用的存儲器有兩種：一種是非易失性的，即掉電不會丟失數(shù)據(jù)，常用的有Flash(閃存)或者ROM(Read-OnlyMemory),這種存儲器速度較慢，主要用于存儲程序代碼、文件以及長久的數(shù)據(jù)信息等；另一種是易失性的，即掉電會丟失數(shù)據(jù)，常用的有RAM(RandomAccessMemory,隨機存儲器),這種存儲器運行速度較快，主要用于程序運行時的程序或者數(shù)據(jù)緩存等。圖5.1是市面上一些主流存儲器類型的劃分

5.串?dāng)_在設(shè)計微帶線時，串?dāng)_是產(chǎn)生時延的一個相當(dāng)重要的因素。通常，可以通過加大并行微帶線之間的間距來降低串?dāng)_的相互影響，然而，在合理利用走線空間上這是一個很大的弊端，所以，應(yīng)該控制在一個合理的范圍里面。典型的一個規(guī)則是，并行走線的間距大于走線到地平面的距離的兩倍。另外，地過孔也起到一個相當(dāng)重要的作用，圖8顯示了有地過孔和沒地過孔的耦合程度，在有多個地過孔的情況下，其耦合程度降低了7dB?？紤]到互聯(lián)通路的成本預(yù)算，對于兩邊進(jìn)行適當(dāng)?shù)姆抡媸潜仨毜模?dāng)在所有的網(wǎng)線上加一個周期性的激勵，將會由串?dāng)_產(chǎn)生的信號抖動，通過仿真，可以在時域觀察信號的抖動，從而通過合理的設(shè)計，綜合考慮空間和信號完整性，選擇比較好的走線間距。DDR內(nèi)存條電路原理圖；

DDR測試

除了DDR以外，近些年隨著智能移動終端的發(fā)展，由DDR技術(shù)演變過來的LPDDR(Low-PowerDDR,低功耗DDR)也發(fā)展很快。LPDDR主要針對功耗敏感的應(yīng)用場景，相對于同一代技術(shù)的DDR來說會采用更低的工作電壓，而更低的工作電壓可以直接減少器件的功耗。比如LPDDR4的工作電壓為1.1V,比標(biāo)準(zhǔn)的DDR4的1.2V工作電壓要低一些，有些廠商還提出了更低功耗的內(nèi)存技術(shù)，比如三星公司推出的LPDDR4x技術(shù)，更是把外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對于電源紋波和串?dāng)_噪聲會更敏感，其電路設(shè)計的挑戰(zhàn)性更大。除了降低工作電壓以外，LPDDR還會采用一些額外的技術(shù)來節(jié)省功耗，比如根據(jù)外界溫度自動調(diào)整刷新頻率(DRAM在低溫下需要較少刷新)、部分陣列可以自刷新，以及一些對低功耗的支持。同時，LPDDR的芯片一般體積更小，因此占用的PCB空間更小。 DDR3總線的解碼方法；信號完整性測試DDR測試多端口矩陣測試

DDR4信號質(zhì)量自動測試軟件；廣東自動化DDR測試

DDR測試

大部分的DRAM都是在一個同步時鐘的控制下進(jìn)行數(shù)據(jù)讀寫，即SDRAM(Synchronous Dynamic Random -Access Memory) 。SDRAM根據(jù)時鐘采樣方式的不同，又分為SDR   SDRAM(Single Data Rate SDRAM)和DDR SDRAM(Double Data Rate SDRAM) 。SDR  SDRAM只在時鐘的上升或者下降沿進(jìn)行數(shù)據(jù)采樣，而DDR SDRAM在時鐘的上升和下降 沿都會進(jìn)行數(shù)據(jù)采樣。采用DDR方式的好處是時鐘和數(shù)據(jù)信號的跳變速率是一樣的，因 此晶體管的工作速度以及PCB的損耗對于時鐘和數(shù)據(jù)信號是一樣的。 廣東自動化DDR測試