校準(zhǔn)DDR測(cè)試檢修

9.DIMM之前介紹的大部分規(guī)則都適合于在PCB上含有一個(gè)或更多的DIMM，獨(dú)有例外的是在DIMM里所要考慮到去耦因素同在DIMM組里有所區(qū)別。在DIMM組里，對(duì)于ADDR/CMD/CNTRL所采用的拓?fù)浣Y(jié)構(gòu)里，帶有少的短線菊花鏈拓?fù)浣Y(jié)構(gòu)和樹形拓?fù)浣Y(jié)構(gòu)是適用的。

10.案例上面所介紹的相關(guān)規(guī)則，在DDR2PCB、DDR3PCB和DDR3-DIMMPCB里，都已經(jīng)得到普遍的應(yīng)用。在下面的案例中，我們采用MOSAID公司的控制器，它提供了對(duì)DDR2和DDR3的操作功能。在SI仿真方面，采用了IBIS模型，其存儲(chǔ)器的模型來自MICRONTechnolgy，Inc。對(duì)于DDR3SDRAM的模型提供1333Mbps的速率。在這里，數(shù)據(jù)是操作是在1600Mbps下的。對(duì)于不帶緩存（unbufferedDIMM（MT_DDR3_0542cc）EBD模型是來自MicronTechnology，下面所有的波形都是采用通常的測(cè)試方法，且是在SDRAMdie級(jí)進(jìn)行計(jì)算和仿真的。 DDR壓力測(cè)試的內(nèi)容方案；校準(zhǔn)DDR測(cè)試檢修

DDR測(cè)試

DDR4/5的協(xié)議測(cè)試除了信號(hào)質(zhì)量測(cè)試以外，有些用戶還會(huì)關(guān)心DDR總線上真實(shí)讀/寫的數(shù)據(jù)是否正確，以及總線上是否有協(xié)議的違規(guī)等，這時(shí)就需要進(jìn)行相關(guān)的協(xié)議測(cè)試。DDR的總線寬度很寬，即使數(shù)據(jù)線只有16位，加上地址、時(shí)鐘、控制信號(hào)等也有30多根線，更寬位數(shù)的總線甚至?xí)玫缴习俑€。為了能夠?qū)@么多根線上的數(shù)據(jù)進(jìn)行同時(shí)捕獲并進(jìn)行協(xié)議分析，適合的工具就是邏輯分析儀。DDR協(xié)議測(cè)試的基本方法是通過相應(yīng)的探頭把被測(cè)信號(hào)引到邏輯分析儀，在邏輯分析儀中運(yùn)行解碼軟件進(jìn)行協(xié)議驗(yàn)證和分析。 校準(zhǔn)DDR測(cè)試執(zhí)行標(biāo)準(zhǔn)DDR3信號(hào)質(zhì)量自動(dòng)測(cè)試軟件報(bào)告；

3.互聯(lián)拓?fù)鋵?duì)于DDR2和DDR3，其中信號(hào)DQ、DM和DQS都是點(diǎn)對(duì)點(diǎn)的互聯(lián)方式，所以不需要任何的拓?fù)浣Y(jié)構(gòu)，然而例外的是，在multi-rankDIMMs（DualInLineMemoryModules）的設(shè)計(jì)中并不是這樣的。在點(diǎn)對(duì)點(diǎn)的方式時(shí)，可以很容易的通過ODT的阻抗設(shè)置來做到阻抗匹配，從而實(shí)現(xiàn)其波形完整性。而對(duì)于ADDR/CMD/CNTRL和一些時(shí)鐘信號(hào)，它們都是需要多點(diǎn)互聯(lián)的，所以需要選擇一個(gè)合適的拓?fù)浣Y(jié)構(gòu)，圖2列出了一些相關(guān)的拓?fù)浣Y(jié)構(gòu)，其中Fly-By拓?fù)浣Y(jié)構(gòu)是一種特殊的菊花鏈，它不需要很長(zhǎng)的連線，甚至有時(shí)不需要短線（Stub）。對(duì)于DDR3，這些所有的拓?fù)浣Y(jié)構(gòu)都是適用的，然而前提條件是走線要盡可能的短。Fly-By拓?fù)浣Y(jié)構(gòu)在處理噪聲方面，具有很好的波形完整性，然而在一個(gè)4層板上很難實(shí)現(xiàn)，需要6層板以上，而菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu)在一個(gè)4層板上是容易實(shí)現(xiàn)的。另外，樹形拓?fù)浣Y(jié)構(gòu)要求AB的長(zhǎng)度和AC的長(zhǎng)度非常接近（如圖2）?？紤]到波形的完整性，以及盡可能的提高分支的走線長(zhǎng)度，同時(shí)又要滿足板層的約束要求，在基于4層板的DDR3設(shè)計(jì)中，合理的拓?fù)浣Y(jié)構(gòu)就是帶有少短線（Stub）的菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu)。

如何測(cè)試DDR？

DDR測(cè)試有具有不同要求的兩個(gè)方面：芯片級(jí)測(cè)試DDR芯片測(cè)試既在初期晶片階段也在封裝階段進(jìn)行。采用的測(cè)試儀通常是內(nèi)存自動(dòng)測(cè)試設(shè)備，其價(jià)值一般在數(shù)百萬美元以上。測(cè)試儀的部分是一臺(tái)可編程的高分辨信號(hào)發(fā)生器。測(cè)試工程師通過編程來模擬實(shí)際工作環(huán)境；另外，他也可以對(duì)計(jì)時(shí)脈沖邊沿前后進(jìn)行微調(diào)來尋找平衡點(diǎn)。自動(dòng)測(cè)試儀（ATE）系統(tǒng)也存在缺陷。它產(chǎn)生的任意波形數(shù)量受制于其本身的后備映象隨機(jī)內(nèi)存和算法生成程序。由于映象隨機(jī)內(nèi)存深度的局限性，使波形只能在自己的循環(huán)內(nèi)重復(fù)。因?yàn)镈DR帶寬和速度是普通SDR的二倍，所以波形變化也應(yīng)是其二倍。因此，測(cè)試儀的映象隨機(jī)內(nèi)存容量會(huì)很快被消耗殆盡。為此，要保證一定的測(cè)試分辨率，就必須增大測(cè)試儀的內(nèi)存。建立測(cè)試頭也是一個(gè)棘手的問題。因?yàn)镈DR內(nèi)存的數(shù)據(jù)讀取窗口有1—2ns，所以管腳驅(qū)動(dòng)器的上升和下降時(shí)間非常關(guān)鍵。為保證在數(shù)據(jù)眼中心進(jìn)行信號(hào)轉(zhuǎn)換，需要較好的管腳驅(qū)動(dòng)器轉(zhuǎn)向速度。在頻率為266MHz時(shí)，開始出現(xiàn)傳輸線反射。設(shè)計(jì)工程師發(fā)現(xiàn)在設(shè)計(jì)測(cè)試平臺(tái)時(shí)必須遵循直線律。為保證信號(hào)的統(tǒng)一性，必須對(duì)測(cè)試頭布局進(jìn)行傳輸線模擬。管腳驅(qū)動(dòng)器強(qiáng)度必須能比較大限度降低高頻信號(hào)反射。 DDR在信號(hào)測(cè)試中解決的問題有那些；

DDR測(cè)試按照存儲(chǔ)信息方式的不同，隨機(jī)存儲(chǔ)器又分為靜態(tài)隨機(jī)存儲(chǔ)器SRAM(StaticRAM)和動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM(DynamicRAM)。SRAM運(yùn)行速度較快、時(shí)延小、控制簡(jiǎn)單，但是SRAM每比特的數(shù)據(jù)存儲(chǔ)需要多個(gè)晶體管，不容易實(shí)現(xiàn)大的存儲(chǔ)容量，主要用于一些對(duì)時(shí)延和速度有要求但又不需要太大容量的場(chǎng)合，如一些CPU芯片內(nèi)置的緩存等。DRAM的時(shí)延比SRAM大，而且需要定期的刷新，控制電路相對(duì)復(fù)雜。但是由于DRAM每比特?cái)?shù)據(jù)存儲(chǔ)只需要一個(gè)晶體管，因此具有集成度高、功耗低、容量大、成本低等特點(diǎn)，目前已經(jīng)成為大容量RAM的主流，典型的如現(xiàn)在的PC、服務(wù)器、嵌入式系統(tǒng)上用的大容量?jī)?nèi)存都是DRAM。不同種類的DDR協(xié)議測(cè)試探頭；校準(zhǔn)DDR測(cè)試執(zhí)行標(biāo)準(zhǔn)

用DDR的BGA探頭引出測(cè)試信號(hào)；校準(zhǔn)DDR測(cè)試檢修

DDR測(cè)試

測(cè)試頭設(shè)計(jì)模擬針對(duì)測(cè)試的設(shè)計(jì)（DFT）當(dāng)然收人歡迎，但卻不現(xiàn)實(shí)。因?yàn)樽詣?dòng)測(cè)試儀的所需的測(cè)試時(shí)間與花費(fèi)正比于內(nèi)存芯片的存儲(chǔ)容量。顯然測(cè)試大容量的DDR芯片花費(fèi)是相當(dāng)可觀的。新型DDR芯片的通用DFT功能一直倍受重視，所以人們不斷試圖集結(jié)能有效控制和觀察的內(nèi)部節(jié)點(diǎn)。DFT技術(shù)，如JEDEC提出的采用并行測(cè)試模式進(jìn)行多陣列同時(shí)測(cè)試。不幸的是由于過于要求芯片電路尺寸，該方案沒有被采納。DDR作為一種商品，必須比較大限度減小芯片尺寸來保持具有競(jìng)爭(zhēng)力的價(jià)位。 校準(zhǔn)DDR測(cè)試檢修