高速線，一般是SDRAM、及數字視頻信號的VCLK了，好在其走線背面有地銅層，沒有條件的，至少要有一條較寬的地線“護送”，能包地就更理想了，有的時候需要在靠MCU一端串電阻，消除過沖（過沖對輻射影響很大），不要串得太大，以免引起延遲；還有就是背面不要有平行的線，正面也是；另外就是USB，要走差分線；低速較長的線，也不容忽視，盡可能用RC壓制高頻分量，靠近對外的接口處，要串磁豬,電源進線處，串小的共模電感，總而言之，輻射過強是較大的dv/dt，及較大的環(huán)路面積引起，想辦法壓制電壓瞬變，降低信號過沖，縮小信號與電流回流的環(huán)路面積。不同的電源有不同的要求，實際應用中還有很多限制的。廣東電氣電力EMI分析整改屏蔽
在晶片電源接腳、I/O接口、重要訊號介面等位置增加旁路電容，有助于濾除積體電路的開關雜訊。晶片電源接腳增加旁路電容(0.1μF)處理，電容要靠近接腳擺放。訊號線下方的地要完整，要有完整的參考面。訊號電流經過一個低阻抗的路徑返還其驅動源，能夠有效減小輻射，而且由于地層的遮罩作用，使得電路對外輻射的靈敏度也會降低。如果兩個電路的參考電平不一致，就會產生功能問題，如雜訊容限和邏輯開關門限電平紊亂，這個接地雜訊電壓就會導致地環(huán)路干擾的產生。深圳集成電路EMI分析整改方式EMI 整改：對于共模干擾超標可添加共模電感,選用合理的電感量來壓制。
信號端口濾波需要考慮的問題點：l端口傳輸信號不能由于任何原因信號不完整的問題；l普通磁珠，差分濾波器會對差分信號產生衰減，阻抗過大甚至引起差分信號時序錯亂，左右信號不對稱。（共模濾波器可以使差分信號順利通過，而對共模的干擾信號呈較高阻抗）；這是我從LVDS信號線上抓的一個頻譜，區(qū)域的尖峰，在頻譜上一直很穩(wěn)定，一般這種信號是時鐘串擾到信號線上的信號，必須濾除。其他在頻譜上不斷跳動但是頻域不會變化，這是有用的信號，不能有所破壞。
整改一個二十幾瓦的電源。我就結合測試的曲線說一下我的整改經過吧。先上一個測試不通過的曲線：空間輻射的H方向的曲線這個電源是一個25W左右的開關電源，電源的電路圖保密原因不方便上傳，但可以跟大家先說明一下，此電路用了一個0。1uF的X電容和一個30mH的共模電感。次級輸出加了一個50uH的工字電感。這個產品發(fā)現MOS管和雙向二極管所帶的散熱片都是沒有接入熱地的。（也就是電源初級邊的電解電容的負極。變壓器內有一層線圈繞制的屏蔽并接入熱地。訊號電流經過一個低阻抗的路徑返還其驅動源，能夠有效減小輻射。
訊號線和接地平面之間存在訊號，輻射可以由訊號走線或者接地平面的中斷所引起，所以要注意訊號走線下方的接地平面是否完整。有效降低電路EMI的技巧：因CMOS電路在時脈轉換期間吸收的電流要高出平均流耗10mA的標準，而在時脈轉換周期之間的流耗非常低甚至為零，所以輻射限制方法是電壓和電流的峰值，不是平均值。在時脈轉換過程中從電源至晶片電源接腳額電流浪涌是一個主要的輻射源，近端位置增加旁路電容，那晶片所需的電流直接由該電容提供，避免了電流浪涌的產生，減少了雜訊。電感或電容耦合通過自由或其組合，開關電源是對EMI及RFI的產生壞的來源之一。深圳集成電路EMI分析整改方式
較小面積環(huán)路中通過的磁通量也少，感應出的電流也較小，因此環(huán)路面積必須小。廣東電氣電力EMI分析整改屏蔽
剛入EMC坑的很多小伙伴，在面對EMC問題，很多時候應該都會覺的無從下手，或者毫無頭緒。至此，為何不反過來從測試得出的數據進行推測分析，下面就列舉幾個常見的EMI輻射問題分析思路。有規(guī)律的單支信號.有規(guī)律的單支信號，大部分都是時鐘信號。因為時鐘是一個穩(wěn)定的單一頻率信號，所以在頻率上呈現為一根根的單支，且DB也不會太低，大多數時鐘超標的同時，它的倍頻也會呈現相應的狀態(tài)。因此，在分析數據的時候，只要對比每個單支之間的差數，基本可以確定問題點。例如：48.15MHZ的時鐘問題！后6號點和5號點的頻率是337.05MHz與385.2MHz[385.2-337.05=48.15],且第11號點為963MHz=48.15MHzX20。廣東電氣電力EMI分析整改屏蔽